AMD Zen 6 EPYC Venice afgebeeld als 256-core chip met dubbele I/O-dies

AMD's volgende generatie Zen 6-architectuur, met de codenaam 'Venice', staat op het punt te debuteren met een enorme 256-core configuratie, volgens gelekte afbeeldingen en rapporten. De chip zal naar verwachting twee grote I/O-dies bevatten en is de eerste high-performance computing (HPC) processor gebouwd op een 2-nanometer productieproces die in massaproductie gaat. Dit markeert een significante sprong in core-aantallen en procestechnologie voor AMD's serverlijn.

De Zen 6 EPYC Venice-processor is ontworpen voor datacenters en cloud computing-omgevingen, gericht op bedrijven en hyperscalers die extreme parallelle verwerkingskracht nodig hebben. Het 256-core ontwerp, gecombineerd met de dubbele I/O-dies, suggereert een focus op hoge bandbreedte geheugen en I/O-connectiviteit, die cruciaal zijn voor HPC-workloads zoals AI-training, wetenschappelijke simulaties en grootschalige data-analyse.

Deze ontwikkeling is belangrijk omdat het AMD positioneert om direct te concurreren met Intel's aankomende serverchips en zijn momentum in de server CPU-markt te behouden, waar het al een aandeel van 46% heeft veroverd. De overstap naar een 2nm-procesknoop, waarschijnlijk gefabriceerd door TSMC, belooft significante verbeteringen in prestaties per watt, wat de operationele kosten voor datacenters mogelijk verlaagt. Het 256-core aantal zou het core-aantal van AMD's huidige top-end EPYC Bergamo-chips, die tot 128 cores bieden, meer dan verdubbelen.

Volgens gelekte benchmarks heeft een 10-core Zen 6 engineering sample al een record single-core score op Geekbench behaald, wat wijst op sterke single-threaded prestaties naast de enorme multi-core capaciteit. Dezelfde lekken geven aan dat Zen 6 EPYC CPU's zullen werken op frequenties boven 5 GHz, een opmerkelijke prestatie voor een chip met zo'n hoog core-aantal.

Achtergrond: AMD's Zen-architectuur heeft het core-aantal gestaag verhoogd met elke generatie, van 64 cores in Zen 2 tot 128 in Zen 4c (Bergamo). De overstap naar 2nm voor Zen 6 vertegenwoordigt een grote sprong in procesknoop ten opzichte van de 5nm die werd gebruikt voor Zen 4 en Zen 5. De codenaam Venice volgt AMD's traditie van het gebruik van stadsnamen voor EPYC-generaties.

Vooruitkijkend wordt verwacht dat de Zen 6 EPYC Venice in 2025 of 2026 in volume-ramp gaat, met officiële aankondigingen waarschijnlijk tijdens AMD's volgende grote serverlanceringsevenement. De chip zal concurrentie ondervinden van Intel's Granite Rapids- en Sierra Forest-processors, evenals Arm-gebaseerde serverchips van Ampere en anderen. Het succes van Venice zou AMD's servermarktaandeel verder kunnen versterken en de adoptie van 2nm-technologie in de HPC-sector kunnen stimuleren.