AMD Zen 6 EPYC Venice pokazany jako 256-rdzeniowy układ z podwójnymi matrycami I/O

Następna generacja architektury Zen 6 AMD, o nazwie kodowej „Venice”, ma zadebiutować z masywną konfiguracją 256 rdzeni, zgodnie z wyciekłymi zdjęciami i raportami. Układ ma zawierać dwie duże matryce I/O i będzie pierwszym procesorem do obliczeń o wysokiej wydajności (HPC) wykonanym w procesie produkcyjnym 2 nanometrów, który wejdzie do produkcji seryjnej. Oznacza to znaczący skok w liczbie rdzeni i technologii procesu w ofercie serwerowej AMD.

Procesor Zen 6 EPYC Venice jest przeznaczony dla centrów danych i środowisk chmurowych, skierowany do przedsiębiorstw i hyperscalerów wymagających ekstremalnej mocy obliczeniowej równoległej. Konstrukcja 256-rdzeniowa w połączeniu z podwójnymi matrycami I/O sugeruje nacisk na pamięć o wysokiej przepustowości i łączność I/O, co jest kluczowe dla obciążeń HPC, takich jak trenowanie AI, symulacje naukowe i analiza dużych zbiorów danych.

To wydarzenie ma znaczenie, ponieważ pozycjonuje AMD do bezpośredniej konkurencji z nadchodzącymi układami serwerowymi Intela i utrzymania dynamiki na rynku procesorów serwerowych, gdzie AMD zdobyło już 46% udziału. Przejście na węzeł 2 nm, prawdopodobnie produkowany przez TSMC, obiecuje znaczące ulepszenia w wydajności na wat, potencjalnie obniżając koszty operacyjne centrów danych. Liczba 256 rdzeni ponad dwukrotnie przewyższa liczbę rdzeni obecnego topowego układu AMD EPYC Bergamo, który oferuje do 128 rdzeni.

Według wyciekłych benchmarków, 10-rdzeniowy inżynieryjny próbnik Zen 6 osiągnął już rekordowy wynik jednowątkowy w Geekbench, co sugeruje silną wydajność jednowątkową obok ogromnej mocy wielordzeniowej. Te same wycieki wskazują, że procesory Zen 6 EPYC będą działać z częstotliwościami przekraczającymi 5 GHz, co jest znaczącym osiągnięciem dla układu o tak wysokiej liczbie rdzeni.

Tło: Architektura Zen AMD systematycznie zwiększała liczbę rdzeni z każdą generacją, od 64 rdzeni w Zen 2 do 128 w Zen 4c (Bergamo). Przejście na 2 nm dla Zen 6 stanowi duży skok w węźle procesowym z 5 nm używanego w Zen 4 i Zen 5. Nazwa kodowa Venice kontynuuje tradycję AMD używania nazw miast dla generacji EPYC.

Patrząc w przyszłość, Zen 6 EPYC Venice ma wejść w fazę masowej produkcji w 2025 lub 2026 roku, a oficjalne ogłoszenia prawdopodobnie nastąpią podczas kolejnego dużego wydarzenia serwerowego AMD. Układ będzie konkurować z procesorami Intel Granite Rapids i Sierra Forest, a także z układami serwerowymi opartymi na architekturze Arm od Ampere i innych. Sukces Venice może dodatkowo umocnić udział AMD w rynku serwerów i przyspieszyć adopcję technologii 2 nm w sektorze HPC.