AMD Zen 6 EPYC Venice, 256코어 칩에 트윈 I/O 다이 탑재한 모습 포착

AMD의 차세대 Zen 6 아키텍처, 코드명 'Venice'가 유출된 이미지와 보고서에 따르면 거대한 256코어 구성으로 데뷔할 예정입니다. 이 칩은 두 개의 대형 I/O 다이를 특징으로 하며, 2나노미터 제조 공정으로 제작된 최초의 고성능 컴퓨팅(HPC) 프로세서로 양산에 들어갈 것으로 예상됩니다. 이는 AMD 서버 라인업의 코어 수와 공정 기술에 있어 중요한 도약을 의미합니다.

Zen 6 EPYC Venice 프로세서는 데이터 센터 및 클라우드 컴퓨팅 환경을 위해 설계되었으며, 극한의 병렬 처리 능력이 필요한 엔터프라이즈 및 하이퍼스케일러를 대상으로 합니다. 256코어 설계와 트윈 I/O 다이는 AI 훈련, 과학 시뮬레이션, 대규모 데이터 분석과 같은 HPC 워크로드에 중요한 고대역폭 메모리 및 I/O 연결성에 초점을 맞추고 있음을 시사합니다.

이번 개발이 중요한 이유는 AMD가 인텔의 차기 서버 칩과 직접 경쟁하고 서버 CPU 시장에서의 모멘텀을 유지할 수 있게 해주기 때문입니다. AMD는 이미 서버 CPU 시장에서 46%의 점유율을 확보하고 있습니다. 2nm 공정 노드로의 전환(TSMC에서 제조할 가능성이 높음)은 와트당 성능을 크게 개선하여 데이터 센터의 운영 비용을 낮출 수 있습니다. 256코어는 AMD의 현재 최고급 EPYC Bergamo 칩(최대 128코어)의 코어 수를 두 배 이상 늘린 것입니다.

유출된 벤치마크에 따르면, 10코어 Zen 6 엔지니어링 샘플이 이미 Geekbench에서 단일 코어 최고 점수를 기록하여, 대규모 멀티코어 성능과 함께 강력한 단일 스레드 성능을 암시합니다. 동일한 유출에 따르면 Zen 6 EPYC CPU는 5GHz를 초과하는 주파수에서 작동할 것이며, 이는 높은 코어 수를 가진 칩으로는 주목할 만한 성과입니다.

배경: AMD의 Zen 아키텍처는 Zen 2의 64코어에서 Zen 4c(Bergamo)의 128코어로 각 세대마다 꾸준히 코어 수를 늘려왔습니다. Zen 6의 2nm로의 이동은 Zen 4 및 Zen 5에 사용된 5nm에서의 주요 공정 노드 도약을 나타냅니다. Venice 코드명은 AMD가 EPYC 세대에 도시 이름을 사용하는 전통을 따릅니다.

향후 전망: Zen 6 EPYC Venice는 2025년 또는 2026년에 양산에 돌입할 것으로 예상되며, 공식 발표는 AMD의 다음 주요 서버 출시 행사에서 이루어질 가능성이 높습니다. 이 칩은 Intel의 Granite Rapids 및 Sierra Forest 프로세서, 그리고 Ampere 등의 Arm 기반 서버 칩과 경쟁할 것입니다. Venice의 성공은 AMD의 서버 시장 점유율을 더욱 공고히 하고 HPC 분야에서 2nm 기술 채택을 촉진할 수 있습니다.