AMD Zen 6 EPYC Venice é retratado como chip de 256 núcleos com dies de E/S duplos

A próxima geração da arquitetura Zen 6 da AMD, com codinome "Venice", está prestes a estrear com uma configuração massiva de 256 núcleos, de acordo com imagens e relatórios vazados. Espera-se que o chip apresente dois grandes dies de E/S e será o primeiro processador de computação de alto desempenho (HPC) construído em um processo de fabricação de 2 nanômetros a entrar em produção em volume. Isso marca um salto significativo em contagem de núcleos e tecnologia de processo para a linha de servidores da AMD.

O processador Zen 6 EPYC Venice é projetado para data centers e ambientes de computação em nuvem, visando empresas e hyperscalers que exigem poder de processamento paralelo extremo. O design de 256 núcleos, combinado com os dies de E/S duplos, sugere um foco em memória de alta largura de banda e conectividade de E/S, que são críticos para cargas de trabalho de HPC, como treinamento de IA, simulações científicas e análise de dados em larga escala.

Este desenvolvimento é importante porque posiciona a AMD para competir diretamente com os próximos chips de servidor da Intel e manter seu impulso no mercado de CPUs para servidores, onde já conquistou uma participação de 46%. A mudança para um nó de processo de 2nm, provavelmente fabricado pela TSMC, promete melhorias significativas em desempenho por watt, potencialmente reduzindo os custos operacionais para data centers. A contagem de 256 núcleos mais que dobraria a contagem de núcleos dos atuais chips EPYC Bergamo topo de linha da AMD, que oferecem até 128 núcleos.

De acordo com benchmarks vazados, uma amostra de engenharia do Zen 6 com 10 núcleos já alcançou uma pontuação recorde de núcleo único no Geekbench, sugerindo um forte desempenho single-threaded juntamente com a capacidade massiva de múltiplos núcleos. Os mesmos vazamentos indicam que as CPUs Zen 6 EPYC operarão em frequências superiores a 5 GHz, uma conquista notável para um chip com uma contagem de núcleos tão alta.

Contexto: A arquitetura Zen da AMD aumentou constantemente as contagens de núcleos a cada geração, de 64 núcleos no Zen 2 para 128 no Zen 4c (Bergamo). A mudança para 2nm no Zen 6 representa um salto significativo de nó de processo em relação aos 5nm usados no Zen 4 e Zen 5. O codinome Venice segue a tradição da AMD de usar nomes de cidades para as gerações EPYC.

Perspectivas futuras: Espera-se que o Zen 6 EPYC Venice entre em ramp de volume em 2025 ou 2026, com anúncios oficiais provavelmente no próximo grande evento de lançamento de servidores da AMD. O chip enfrentará concorrência dos processadores Granite Rapids e Sierra Forest da Intel, bem como chips de servidor baseados em Arm da Ampere e outros. O sucesso do Venice pode solidificar ainda mais a participação da AMD no mercado de servidores e impulsionar a adoção da tecnologia de 2nm no setor de HPC.