AMD Zen 6 EPYC Venice raffigurato come chip a 256 core con doppio I/O die

L'architettura Zen 6 di prossima generazione di AMD, nome in codice "Venice", dovrebbe debuttare con una configurazione massiccia da 256 core, secondo immagini e rapporti trapelati. Il chip dovrebbe presentare due grandi I/O die e sarà il primo processore HPC (High-Performance Computing) costruito su un processo produttivo a 2 nanometri a entrare in produzione di massa. Questo segna un salto significativo nel numero di core e nella tecnologia di processo per la linea server di AMD.

Il processore Zen 6 EPYC Venice è progettato per data center e ambienti di cloud computing, rivolgendosi a aziende e hyperscaler che richiedono potenza di elaborazione parallela estrema. Il design a 256 core, combinato con il doppio I/O die, suggerisce un focus su memoria ad alta larghezza di banda e connettività I/O, elementi critici per carichi di lavoro HPC come training AI, simulazioni scientifiche e analisi di dati su larga scala.

Questo sviluppo è importante perché posiziona AMD per competere direttamente con i prossimi chip server di Intel e mantenere il proprio slancio nel mercato delle CPU server, dove ha già conquistato una quota del 46%. Il passaggio a un nodo a 2 nm, probabilmente prodotto da TSMC, promette miglioramenti significativi nelle prestazioni per watt, riducendo potenzialmente i costi operativi per i data center. Il numero di core a 256 più che raddoppierebbe il conteggio dei core degli attuali chip EPYC Bergamo di fascia alta di AMD, che offrono fino a 128 core.

Secondo benchmark trapelati, un campione engineering di Zen 6 a 10 core ha già raggiunto un punteggio single-core record su Geekbench, suggerendo forti prestazioni single-thread insieme alla massiccia capacità multi-core. Le stesse fughe di notizie indicano che le CPU Zen 6 EPYC opereranno a frequenze superiori a 5 GHz, un risultato notevole per un chip con un numero di core così elevato.

Contesto: L'architettura Zen di AMD ha costantemente aumentato il numero di core con ogni generazione, da 64 core in Zen 2 a 128 in Zen 4c (Bergamo). Il passaggio a 2 nm per Zen 6 rappresenta un salto di nodo di processo importante rispetto ai 5 nm utilizzati per Zen 4 e Zen 5. Il nome in codice Venice segue la tradizione di AMD di utilizzare nomi di città per le generazioni EPYC.

Prospettive future: Zen 6 EPYC Venice dovrebbe entrare in produzione di massa nel 2025 o 2026, con annunci ufficiali probabilmente al prossimo grande evento di lancio server di AMD. Il chip dovrà affrontare la concorrenza dei processori Granite Rapids e Sierra Forest di Intel, nonché dei chip server basati su Arm di Ampere e altri. Il successo di Venice potrebbe consolidare ulteriormente la quota di mercato server di AMD e guidare l'adozione della tecnologia a 2 nm nel settore HPC.