D-Wave、エラー階層を保つデュアルレール量子ビットの絡み合いに成功

D-Waveは、自然なエラー階層を乱すことなく2つのデュアルレール量子ビットを絡み合わせることに成功したと、2026年8月5日付のNature誌で報告した。このマイルストーンは、エラー訂正を簡素化できる可能性のある量子ビット設計を用いたゲート型量子コンピューティングを前進させる。

デュアルレール量子ビットは、単一光子を2つの共振器の重ね合わせ状態で保持する。最も頻繁に発生するエラーである光子の脱出は、追加の量子ビットなしで検出可能である。この偏ったエラープロファイルにより、論理量子ビットあたりの物理量子ビット数を減らしてエラー訂正が可能になり、ハードウェア要件が軽減される可能性がある。

D-Waveの量子技術担当副社長であるトレバー・ランティング氏はArs Technicaに対し、2量子ビットゲートはエラー階層を歪めることが多いが、新しいゲートはそれを維持すると述べた。光子損失が支配的で、位相反転はそれほど頻繁ではなく、ビット反転は極めてまれである。この操作は500ナノ秒で完了し、実際の相互作用は200ナノ秒である。

実験では、光子損失は絡み合い1回あたり約0.5%で、他のどのエラーよりも5倍頻繁に発生した。ビット反転はわずか10⁻⁶と測定された。損失は主にソース量子ビットに影響し、ソース量子ビットは相互作用を仲介する可変結合器に部分的に入り込む。

D-Waveは、Amazonも利用するスタートアップであるQuantum Circuitsの買収を通じてデュアルレールの専門知識を得た。Amazonはトランスモンを介してデュアルレール量子ビットを接続するが、D-Waveはそれらを直接絡み合わせる。同社は2028年までに181個のデュアルレール量子ビットを組み立て、表面符号テストを行うことを目指している。

課題は残っている。エラー率はゲート数が増えるにつれて二次関数的に増加したが、これは較正ドリフトまたは周波数変動が原因の可能性がある。中間回路の消去検出はまだ開発中だが、ランティング氏は同社にロードマップがあると述べた。この偏ったエラーモデルに対するエラー復号の理論的研究も必要である。